WEKO3
アイテム
{"_buckets": {"deposit": "d0ed9333-12e9-479e-b888-e8c7aa1947b9"}, "_deposit": {"created_by": 3, "id": "4058", "owners": [3], "pid": {"revision_id": 0, "type": "depid", "value": "4058"}, "status": "published"}, "_oai": {"id": "oai:nitech.repo.nii.ac.jp:00004058", "sets": ["31"]}, "author_link": ["11863", "11862", "7375"], "item_10001_alternative_title_24": {"attribute_name": "その他(別言語等)のタイトル", "attribute_value_mlt": [{"subitem_alternative_title": "レジスタ ソウニュウガタ スロット リング ニオケル スロット タイミング ノ コウコウリツカ ト ソノ セイノウ カイセキ"}, {"subitem_alternative_title": "An efficient scheme of slot timing in slotted rings based on the register insertion method and its performance analysis."}]}, "item_10001_biblio_info_28": {"attribute_name": "書誌情報", "attribute_value_mlt": [{"bibliographicIssueDates": {"bibliographicIssueDate": "1990-11-20", "bibliographicIssueDateType": "Issued"}, "bibliographicIssueNumber": "11", "bibliographicPageEnd": "824", "bibliographicPageStart": "813", "bibliographicVolumeNumber": "J73-B1", "bibliographic_titles": [{"bibliographic_title": "電子情報通信学会論文誌. B-1, 通信. 1, 情報通信システム・理論"}]}]}, "item_10001_description_36": {"attribute_name": "内容記述", "attribute_value_mlt": [{"subitem_description": "リング型ネットワークにおける高速パケット通信を実現のためのアクセス方式の一つに,レジスタ挿入方式におけるパケットを固定長にし,スロットタイミングに同期させて送信する,レジスタ挿入型スロットリングが考えられる.本論文は,このレジスタ挿入型スロットリングにおいて,伝送遅延を最小にする効率の良いスロットタイミングの提案を行い,その性能を解析的に求めたものである.リング型ネットワークの伝送遅延では,パケットが目的ノードに達するまでに途中にある中継ノード内での待ち時間が,大きな割合を占める.提案する方式は,この待ち時間を最小にするものである.解析にあたっては,従来の解析で問題であった隣接ノードからのパケット到着に関する近似を行わず,ノード内のバッファの段数を有限としたモデルを作成し,平衡点解析の手法により解析した.このため,解析結果はシミュレーション結果とよく一致し,本解析の有効性が確認された.また,以前同様の手法により解析した他のスロットタイミングのレジスタ挿入型スロットリングにおける解析結果と比較することで,提案する方式によりタイミングの高効率化が達成されたことを確かめた.", "subitem_description_type": "Other"}]}, "item_10001_description_38": {"attribute_name": "フォーマット", "attribute_value_mlt": [{"subitem_description": "application/pdf", "subitem_description_type": "Other"}]}, "item_10001_full_name_27": {"attribute_name": "著者別名", "attribute_value_mlt": [{"nameIdentifiers": [{"nameIdentifier": "11863", "nameIdentifierScheme": "WEKO"}], "names": [{"name": "Tasaka, Shuji"}]}]}, "item_10001_publisher_29": {"attribute_name": "出版者", "attribute_value_mlt": [{"subitem_publisher": "Institute of Electronics, Information and Communication Engineers"}]}, "item_10001_source_id_30": {"attribute_name": "ISSN", "attribute_value_mlt": [{"subitem_source_identifier": "09151877", "subitem_source_identifier_type": "ISSN"}]}, "item_10001_source_id_32": {"attribute_name": "書誌レコードID(NCID)", "attribute_value_mlt": [{"subitem_source_identifier": "AN10071126", "subitem_source_identifier_type": "NCID"}]}, "item_10001_version_type_33": {"attribute_name": "著者版フラグ", "attribute_value_mlt": [{"subitem_version_resource": "http://purl.org/coar/version/c_970fb48d4fbd8a85", "subitem_version_type": "VoR"}]}, "item_creator": {"attribute_name": "著者", "attribute_type": "creator", "attribute_value_mlt": [{"creatorNames": [{"creatorName": "不破, 泰"}, {"creatorName": "\u0026EMPTY\u0026", "creatorNameLang": "ja-Kana"}], "nameIdentifiers": [{"nameIdentifier": "7375", "nameIdentifierScheme": "WEKO"}]}, {"creatorNames": [{"creatorName": "田坂, 修二"}, {"creatorName": "タサカ, シュウジ", "creatorNameLang": "ja-Kana"}], "nameIdentifiers": [{"nameIdentifier": "11862", "nameIdentifierScheme": "WEKO"}]}]}, "item_files": {"attribute_name": "ファイル情報", "attribute_type": "file", "attribute_value_mlt": [{"accessrole": "open_date", "date": [{"dateType": "Available", "dateValue": "2017-01-23"}], "displaytype": "detail", "download_preview_message": "", "file_order": 0, "filename": "J73-B1_813.pdf", "filesize": [{"value": "1.1 MB"}], "format": "application/pdf", "future_date_message": "", "is_thumbnail": false, "licensefree": "Copyright (c) 1990 IEICE http://search.ieice.org/index.html", "licensetype": "license_free", "mimetype": "application/pdf", "size": 1100000.0, "url": {"label": "本文_fulltext", "url": "https://nitech.repo.nii.ac.jp/record/4058/files/J73-B1_813.pdf"}, "version_id": "8918234a-557d-44d2-ac20-a7cadb96dab2"}]}, "item_language": {"attribute_name": "言語", "attribute_value_mlt": [{"subitem_language": "jpn"}]}, "item_resource_type": {"attribute_name": "資源タイプ", "attribute_value_mlt": [{"resourcetype": "journal article", "resourceuri": "http://purl.org/coar/resource_type/c_6501"}]}, "item_title": "レジスタ挿入型スロットリングにおけるスロットタイミングの高効率化とその性能解析", "item_titles": {"attribute_name": "タイトル", "attribute_value_mlt": [{"subitem_title": "レジスタ挿入型スロットリングにおけるスロットタイミングの高効率化とその性能解析"}]}, "item_type_id": "10001", "owner": "3", "path": ["31"], "permalink_uri": "https://nitech.repo.nii.ac.jp/records/4058", "pubdate": {"attribute_name": "公開日", "attribute_value": "2013-06-25"}, "publish_date": "2013-06-25", "publish_status": "0", "recid": "4058", "relation": {}, "relation_version_is_last": true, "title": ["レジスタ挿入型スロットリングにおけるスロットタイミングの高効率化とその性能解析"], "weko_shared_id": -1}
レジスタ挿入型スロットリングにおけるスロットタイミングの高効率化とその性能解析
https://nitech.repo.nii.ac.jp/records/4058
https://nitech.repo.nii.ac.jp/records/40585cccec2a-6e14-4072-97af-236ca7a92541
名前 / ファイル | ライセンス | アクション |
---|---|---|
本文_fulltext (1.1 MB)
|
Copyright (c) 1990 IEICE http://search.ieice.org/index.html
|
Item type | 学術雑誌論文 / Journal Article(1) | |||||
---|---|---|---|---|---|---|
公開日 | 2013-06-25 | |||||
タイトル | ||||||
タイトル | レジスタ挿入型スロットリングにおけるスロットタイミングの高効率化とその性能解析 | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||
資源タイプ | journal article | |||||
その他(別言語等)のタイトル | ||||||
その他のタイトル | レジスタ ソウニュウガタ スロット リング ニオケル スロット タイミング ノ コウコウリツカ ト ソノ セイノウ カイセキ | |||||
その他(別言語等)のタイトル | ||||||
その他のタイトル | An efficient scheme of slot timing in slotted rings based on the register insertion method and its performance analysis. | |||||
著者 |
不破, 泰
× 不破, 泰× 田坂, 修二 |
|||||
著者別名 | ||||||
姓名 | Tasaka, Shuji | |||||
書誌情報 |
電子情報通信学会論文誌. B-1, 通信. 1, 情報通信システム・理論 巻 J73-B1, 号 11, p. 813-824, 発行日 1990-11-20 |
|||||
出版者 | ||||||
出版者 | Institute of Electronics, Information and Communication Engineers | |||||
ISSN | ||||||
収録物識別子タイプ | ISSN | |||||
収録物識別子 | 09151877 | |||||
書誌レコードID(NCID) | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AN10071126 | |||||
著者版フラグ | ||||||
出版タイプ | VoR | |||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
内容記述 | ||||||
内容記述タイプ | Other | |||||
内容記述 | リング型ネットワークにおける高速パケット通信を実現のためのアクセス方式の一つに,レジスタ挿入方式におけるパケットを固定長にし,スロットタイミングに同期させて送信する,レジスタ挿入型スロットリングが考えられる.本論文は,このレジスタ挿入型スロットリングにおいて,伝送遅延を最小にする効率の良いスロットタイミングの提案を行い,その性能を解析的に求めたものである.リング型ネットワークの伝送遅延では,パケットが目的ノードに達するまでに途中にある中継ノード内での待ち時間が,大きな割合を占める.提案する方式は,この待ち時間を最小にするものである.解析にあたっては,従来の解析で問題であった隣接ノードからのパケット到着に関する近似を行わず,ノード内のバッファの段数を有限としたモデルを作成し,平衡点解析の手法により解析した.このため,解析結果はシミュレーション結果とよく一致し,本解析の有効性が確認された.また,以前同様の手法により解析した他のスロットタイミングのレジスタ挿入型スロットリングにおける解析結果と比較することで,提案する方式によりタイミングの高効率化が達成されたことを確かめた. | |||||
フォーマット | ||||||
内容記述タイプ | Other | |||||
内容記述 | application/pdf |