Read-after-Read アクセスを制御する ハードウェアトランザクショナルメモリ

橋本 高志良1 鈴木 大輝1 堀場 匠一朗1 江藤 正通1 津邑 公暁1,a) 松尾 啓志1

概要:

マルチコア環境では、一般的にロックを用いて共有変数へのアクセスを調停する.しかし、ロックには並 列性の低下やデッドロックの発生などの問題があるため、これに代わる並行性制御機構としてトランザ クショナル・メモリが提案されている.この機構においては、アクセス競合が発生しない限りトランザク ションが投機的に実行されるため、一般にロックよりも並列性が向上する.しかし、Read-after-Read ア クセスが発生した際に投機実行を継続した場合、その後に発生するストールが完全に無駄となる場合があ る.本稿では、このような問題を引き起こす Read-after-Read アクセスを検出し、それに関与するトラン ザクションを敢えて逐次実行することで、全体性能を向上させる手法を提案する.シミュレーションによ る評価の結果、提案手法により最大 66.9%、平均 22.6%の高速化を確認した.

1. はじめに

マルチコア環境において一般的な共有メモリ型並列プロ グラミングでは、共有リソースへのアクセスを調停する 機構として、一般にロックが用いられてきた.しかしロッ クを用いた場合、ロック操作のオーバヘッドに伴う並列 性の低下や、デッドロックの発生などの問題が起こりう る.さらに、プログラムごとに適切なロック粒度を設定す るのは困難であるため、この機構はプログラマにとって 必ずしも利用し易いものではない.そこで、ロックを用い ない並行性制御機構としてトランザクショナル・メモリ (Transactional Memory: TM) [1]が提案されている.

TM では、従来ロックで保護されていたクリティカルセ クションをトランザクションとして定義し、共有リソース へのアクセスにおいて競合が発生しない限り、投機的に実 行を進めるため、ロックを用いる場合よりも並列性が向上 する.なお、トランザクションの実行中においては、その 実行が投機的であるがゆえ、共有リソースに対する更新の 際には更新前の値を保持しておく必要がある(バージョン 管理).また、トランザクションを実行するスレッド間に おいて、共有リソースに対する競合が発生していないかを 常に検査する必要がある(競合検出).TM のハードウェ ア実装であるハードウェア・トランザクショナル・メモリ (Hardware Transactional Memory: HTM)では、こ のバージョン管理および競合検出のための機構をハード

 名古屋工業大学 Nagoya Institute of Technology, Nagoya, Aichi, 466-8555, Japan

^{a)} tsumura@nitech.ac.jp

ウェアで実現することで、これらの処理を高速化している. さて、上述のとおり HTM では競合が発生しない限りト ランザクションが投機的に並列実行される.ここで、ある トランザクションが Read アクセス済である変数に対し、 他のトランザクションが Read アクセスしようとした場合、 すなわち Read-after-Read (RaR) アクセスが発生した 場合、競合とはならず、投機実行は継続される.しかし、 それらのトランザクションの一方が結果的にアボートした 場合、その過程において発生したストールは完全に無駄と なる.我々はこれが HTM の全体性能を大きく低下させて しまう場合があることを発見した.そこで本稿では、この ような問題を起こし得る RaR アクセスを検出し、そのア クセスに関与したトランザクションを敢えて逐次実行する ことで、HTM の性能を向上させる手法を提案する.

2. 関連研究

アボートしたトランザクションを途中から再実行するこ とで、その再実行コストを抑える部分ロールバック [2], [3] の研究や、バージョン管理や競合検出の方式を動的に変更 する研究 [4], [5] など数多くの HTM に関する研究が行わ れてきた.特にスレッドスケジューリングに関しては、こ れまで主に 2 つの方向性から改良手法が提案されてきた.

競合の発生を抑制するという観点から行われた研究と して、次の3つの手法が挙げられる.まず、Yooら[6]は HTMにAdaptive Transaction Scheduling (ATS)と呼ば れるシステムを実装し、競合の頻発によって並列性が著し く低下するアプリケーションの実行を高速化する手法を提 案した.一方で、Geoffreyら[7]は複数のトランザクショ IPSJ SIG Technical Report

ン内でアクセスされるアドレスの局所性を Similarity と定 義し、これが一定の閾値を超えた場合に、当該トランザ クションを逐次実行する手法を提案した.また、Akpinar ら [8] は HTM の性能を低下させるような競合パターンに 対する、様々な競合解決手法を提案した.

もう一方の方向性からの改良として,Gaona ら [9] は消 費電力を抑えるという観点から,複数のトランザクション 間で競合が発生した場合に,その競合に関与したトランザ クションに実行優先度を設定し,それらを逐次実行するこ とで消費エネルギーを削減する手法を提案した.

以上に述べた手法は、いずれもアボートや競合の発生回 数などの情報のみに基づいてスレッドの振る舞いを決定し ており、それらのスレッドが共有リソースにアクセスする 順序を考慮していない、そのため、HTM の性能を低下さ せうる競合パターンが根本的に解決されておらず、目立っ た性能向上を得ることはできていない、一方本稿では、共 有リソースへのアクセス順序に着目して、上述したスケ ジューリング手法では解決できていなかった競合パターン の効果的な解決を図る.

3. 競合アドレス情報に基づく並列度の低減

本章では,既存のHTMにおける問題点と,それを解決 する手法について述べる.

3.1 Read-after-Read アクセスに起因する問題

一般に、共有変数への Read アクセスは、その後に Write アクセスを伴う場合が多く見られる.具体的には Test-and-Set のような操作を実現する場合や、演算結果をある変数 にアキュムレートしていく場合などがこれにあたる.こ のような、ある共有変数に対し Write アクセスに先立って Read アクセスが行われるようなトランザクション処理が、 複数のスレッドにより並列に実行される場合、両スレッド の Read アクセスが競合とならず許可されたとしても、そ の後実行される Write アクセスにより結局競合が発生して しまうことになり、これが性能低下を引き起こし得る.

図1は、上記の処理を含むトランザクション Tx.X を, 2つのスレッド Thread1 および Thread2 が並列に実行す る様子を示している.まず、両スレッドが load A を実行 した後、Thread2 が store A を実行しようとする場合、競 合の発生により、Thread2 は自身の Tx.X をストールする (時刻 t1).その後、Thread1 が store A を実行しようと する場合 (t2)、Thread2 は既に当該アドレスにアクセス済 であるため競合を検出し、Thread1 へ NACK を返信する. この時、Thread1 は自身よりも早くトランザクションを開 始したスレッドから NACK を受信するため、Tx.X をア ボートする (t3).このアボートにより、Thread2 は Tx.Xを再開できるが、この間に Thread1 の実行は一切進行して おらず、Thread2 のストールは完全に無駄であったことに なる.このようなストールを Futile Stall と呼び、HTM のスループットを低下させる大きな要因となる.



図1 Read-after-Read アクセスに起因する Futile Stall

3.2 Futile Stall 抑制手法

本節では, Futile Stall の発生を抑制し, 性能低下を防ぐ 手法を提案する.

3.2.1 基本動作

Futile Stall が発生する要因として、あるアドレスに対 して複数のスレッドが、Write アクセスに先んじて Read アクセスすることで、両スレッドが当該アドレスにアクセ ス済となってしまうことが考えられる.そこで、Read → Write の順序でアクセスされるアドレスに対する Read ア クセスの際に、それが RaR アクセスであるか否かを検出 する.そして RaR アクセスであった場合、即時には Read アクセスを許可せず待機させ、Read アクセス済のスレッド が実行トランザクションをコミットした時点で、それらの アクセスを順次許可する手法を提案する.これにより RaR アクセスに関与したトランザクションの実行を逐次化する ことで Futile Stall を回避する.

ここで図2に、提案するFutile Stall 抑制手法を用いた場 合の動作を示す.この例では、3つのスレッド(Thread1~ 3)がそれぞれ同一のトランザクション(Tx.X)を投機 実行している.まず、Thread2がload Aを実行した後、 Thread1とThread3がload Aを実行しようとした場合 (時刻 t1, t2)、Thread2はRaRアクセスを検出し、それ ぞれのスレッドに、実行を待機させる通知であるWaitリ クエストを送信する.Waitリクエストはコヒーレンスプ ロトコルを拡張する形で新たに定義する.このWaitリク エストの受信により(t3, t4)、Thread1とThread3の実 行は待機させられるため、Thread2はアドレスAにWrite アクセスしたとしても、図1の場合とは異なり、これらの スレッドと競合することなくTx.Xの実行を進めることが でき、Futile Stallによる無駄なサイクルを削減できる.

3.2.2 待機スレッドの再開順序制御

前項で述べた手法により Thread2 の Futile Stall は回避 できるが, Thread2 は実行トランザクションをコミットし



図2 RaR アクセスの検出による Futile Stall の抑制

た際, Thread1 と Thread3 の待機状態を解除する必要があ る. このため, Wakeup メッセージを新たに定義し, これを 送信することで待機スレッドを再開させる(図2, t5). し かし, この例のように待機スレッドが複数存在する場合, 単 純に Thread1 および Thread3 に同時に Wakeup メッセー ジを送信し, これらを一斉に再開させたのでは, Thread1 と Thread3 の間で再度競合が発生してしまう(t6, t7). な お, 簡略化のために図2において, 時刻 t5 以降のアドレス A に対するリクエストの表記は省略している. その後, 発 生した競合により Thread3 が Tx.X を結果としてアボー トするため(t8), Thread1 のストールが無駄となってし まう.

これを解決するため、待機スレッドの再開順序を制御す る手法を併せて提案する、これは待機させる側のスレッド が、結果的に待機させられたスレッドからの Read リクエ ストを受信した順に記憶しておき,実行トランザクション のコミット時にその順序で Wakeup していくことで実現す る. 図 2 の例の場合, Thread1 と Thread3 を待機させた Thread2 が実行トランザクションをコミットした際,記憶 した順序にしたがって待機スレッドを再開させる.図2で は、Thread3 より先に Thread1 が Read アクセスを試みて いるため, Thread2 は最初に Thread1 の実行を再開させ る. 実行を再開した Thread1 は, 実行トランザクションを コミットした際,再開順序を制御する Thread2 ヘコミット したことを伝える. Thread2 は Thread1 のコミットを検 知すると、続けて Thread3 の実行を再開させる。以上のよ うに動作させることで、RaR アクセスを検出した Thread2 による待機スレッドの再開順序制御を実現する.

4. 実装

本章では提案手法を実現するために拡張したハードウェ アと、具体的な動作モデルについて述べる。 4.1 拡張ハードウェア構成

提案手法を実現するため、以下のハードウェアを各コア に追加する.

- Register for RaR addresses (RaR addr.): 各スレッドにおいて Read → Write の順序でアクセス されたアドレスを記憶するレジスタ.
- Queue for order of resumption (O-que.) :
- RaR アクセスを検出することで,他のスレッドを待 機させたスレッドが再開順序を制御するために用いる キュー.これには,RaR addr.に登録されたアドレス に対して,Read アクセスを試みたスレッドを実行す るコア番号と,そのアクセス順序が記憶される.
- Register for resumption manager (R-res.): RaR アクセスの検出によって実行を待機させられたス レッドが用いるレジスタ.これには再開順序を制御し ているスレッドを実行するコア番号が記憶され,待機 スレッドは実行を再開して実行トランザクションをコ ミットした際,記憶されているコア番号に対応するス レッドへコミットしたことを伝える.

各スレッドは, Read → Write の順序でアクセスしたア ドレスを, RaR addr. に保持する. これはアドレスを複数 記憶するようにも構成できる.そして,各スレッドは他ス レッドから Read アクセスのためのリクエストを受信した 際に, RaR addr. を参照して RaR アクセスを検出すべき アドレスに対する Read アクセスか否かを判定する. さら に、待機スレッドを順に再開させるために O-que. を追加 する. RaR アクセスを検出して他のスレッドを待機させ たスレッドは、実行トランザクションをコミットもしくは アボートした場合に O-que. に記憶されたアクセス順序に 基づいて再開順序を制御する.また,再開順序を制御する スレッドは、実行を再開させたスレッドがトランザクショ ンをコミットしたことを確認後、次の待機スレッドを再開 させる必要がある. そのため, 待機スレッドは再開順序を 制御しているスレッドを実行するコア番号を R-res. に記憶 し、実行トランザクションをコミットした際, R-res. に記 憶したコア番号に対応するスレッドに対してコミットした ことを伝える.

4.2 Read-after-Read アクセス検出機構

本節では RaR アクセスを検出する動作モデルについて 述べる.

4.2.1 RaR addr. へのアドレス登録

3つのスレッド (*Thread1*~3) がそれぞれ同一のトランザ クション (*Tx.X*)を投機実行している図**3**を例に,追加し た RaR addr. へのアドレス登録の動作を述べる.まず,各 スレッドが load A を実行した後,*Thread1* が store A を 実行しようとする場合 (時刻 t1), Write-after-Read (WaR) 競合の発生により,*Thread2* と *Thread3* から *NACK* が返 信されるため,*Thread1* は自身の *Tx.X* をストールする (t2).続いて,*Thread2* と *Thread3* がそれぞれ store A を



図3 RaR アクセスを検出すべきアドレスの検知と RaR addr. への登録



図 4 RaR addr. を利用した RaR アクセスの検出

実行しようとするが、Thread1 との間でそれぞれ WaR 競 合が発生するため、両スレッドは自身の実行中トランザク ションのアボートを試みる.この時、Thread2 と Thread3 はアクセスしようとしていたアドレスAにおける自身の R ビットをチェックする(t3, t4).このRビットは、既存の HTMにおいて競合を検出するために各キャッシュライン 毎に付加されているものであり、そのラインのアドレスに 対する Read アクセスが発生した場合にセットされる.当 該アドレスの R ビットがセットされている場合、Thread2 と Thread3 は、自身が Write アクセスに先立ってアドレ ス A に Read アクセスしたことが分かるため、アドレス A を自身の RaR addr. に登録する.

4.2.2 RaR addr. の利用

4.2.1 項で述べた方法で RaR addr. に登録されたアドレスを利用して RaR アクセスを検出する動作を図 4 に示す. はじめに、3 つのスレッド(*Thread1~3*)は同一のトラン ザクション (*Tx.X*)を実行し, Read アクセスのリクエス トを受信するたびに RaR addr. を参照することとする.

図 4 の例では、既に Thread2 の RaR addr. にアドレス A が登録されているとする. まず. Thread2 が load A を 実行後. Thread1 が load A の実行を試みるとする. この 時, Thread1 は Thread2 へ, A に対するアクセスリクエス トである reg A を送信する (t1). この reg A を受信した Thread2は、自身のRaR addr. を参照し、アドレスAが登 録済みかどうかを確認する. Thread2の RaR addr. には当 該アドレス A が既に登録されているため.*Thread2* はこの Read 要求が, 自身が以前に Read → Write の順序でアク セスしたアドレス A に対する Read 要求であると分かる. したがって、Thread2 は RaR アクセスを検出し、Thread1 へ Wait リクエストを送信する.この Wait リクエストを 受信した Thread1 は, Thread2 から Wakeup メッセージ を受信するまで実行を待機する (t2). その後. Thread3 が load A を実行しようとする場合も同様に (t3), Thread3 は RaR アクセスを検出した Thread2 から返信される Wait リクエストを受信した後、実行を待機する(t4).

4.2.3 RaR addr. のハードウェアコスト

ここで, RaR addr.のハードウェアコストについて検 討する.4.1 節で示したように, RaR addr.には Read → Write の順序でアクセスされたアドレスが登録される.し かし,1つのプログラム中において Read → Wrire の順序 でアクセスされるアドレスを全て記憶できるだけの容量を 準備することは現実的ではない.したがって, RaR addr. に登録できるアドレス数を最大 N としてコストを抑える. 登録アドレス数 N を 1,2, または4と設定した場合,そ れぞれコアあたり 64bit, 128bit, 256bit のコストで実現可 能であり,プロセッサ全体でも,コア数を 32とするとそれ ぞれ 256byte, 512byte, 1Kbyte と少量で実現できる.な お,登録可能のアドレス数を制限した場合,登録アドレス



図 5 O-que. と R-res. の利用

の管理はいくつかの選択肢をとり得るが、本稿では実装を 単純化するため、単純な FIFO を採用する.

この RaR addr. への登録アドレス数を増加させた場合, RaR アクセスを検出すべきアドレスをより多く記憶できる ため性能が向上する可能性があるが,ハードウェアコスト とのバランスを考える必要がある。そこで,登録数を増加 させた場合の性能向上率とハードウェアコストのバランス を,実現性の観点から5章で考察する。

4.3 再開順序制御の実現

本節では、4.2節で述べた方法によって他スレッドを待機 させたスレッドが、待機スレッドの再開順序を制御する動 作を図5に示す.この例は、図4の例でThread2がRaR アクセスを検出した後、Thread1とThread3の再開順序 を制御する動作例である.この例において、RaRアクセス を検出したThread2は、Readアクセスを試みたThread1 を自身が待機させたスレッドと判断し、自身のO-que.に Thread1を実行するコア番号を格納する.RaRアクセスの 検出により実行を待機するThread1は、Thread2を再開順 序制御するスレッドだと判断し、自身のR-res.にThread2 を実行するコア番号を格納する.その後、Thread3がload Aを試みる場合もRaRアクセスが検出されるため、Thread2 は自身のO-que.にThread3を実行するコア番号を格納す る.そして、Thread3はR-res.にThread2を実行するコ ア番号を格納する.

次に O-que. と R-res. に格納したスレッド番号を利用して、待機スレッドの再開順序を制御する. まず *Thread2* は Tx.X をコミットした際 (t5)、自身の O-que. に格納されて いる番号をチェックする. この時, *Thread2* の O-que. に はコア番号 1,3 が格納されており, *Thread2* はこの O-que から先頭の値を取り出す. この例ではこれが 1 であること



図 6 再開順序制御によるトランザクションの逐次実行

から、最初に再開させるべきスレッドは Core1 の実行する スレッドであると判断し、この Thread1 に対して Wakeup メッセージを送信する. この Wakeup メッセージを受信 した Thread1 は Tx.X の実行を再開後にコミットに至る. Tx.Xをコミットした Thread1 は、自身の R-res. に格納さ れているコア番号2を取り出し、Committed 通知を送信す ることで、Tx.Xをコミットしたことを Thread2 に伝える (t6).

このようにして Committed 通知を受信した Thread2 は, 図 6 に示すように再び自身の O-que. をチェックし(時 刻 t7), コア番号 3 を取り出すことになるため, Thread3 に対して Wakeup メッセージを送信する. この Wakeup メッセージを受信した Thread3 は Thread1 の場合と同様 に,実行を再開して Tx.X をコミットする. Thread3 は Tx.X をコミットした後, R-res. からコア番号を取り出し, Thread2 に対して Committed 通知を送信する(t8). この Committed 通知を受信した Thread2 は,再度自身の O-que. をチェックする. この時, O-que. にはコア番号が格納され ていないため, Thread2 は自身が待機させたスレッドの実 行を全て再開させたと判断し,再開順序制御を終了する.

ここで、O-que. と R-res. のコストについて検討する. こ れらのエントリにはコア番号が格納されるため、32 コア構成のプロセッサの場合 1 エントリあたり 4bit 必要となる. また、O-que. には、最大で自コアを除く全てのコア番号を 記憶する必要があるため、4bit × 31 の記憶容量が必要と なる.以上より、必要となる総記憶容量は、4bit × 32 × 32 = 512bytes と少量である.

表 1 シミュレータ諸元 Table 1 Simulation parameters.

Processor	SPARC V9		
#cores	32 cores		
clock	1 GHz		
issue width	single		
issue order	in-order		
non-memory IPC	1		
D1 cache	32 KBytes		
ways	4 ways		
latency	3 cycles		
D2 cache	8 MBytes		
ways	8 ways		
latency	34 cycles		
Memory	8 GBytes		
latency	500 cycles		
Interconnect network latency	14 cycles		
ways latency D2 cache ways latency Memory latency Interconnect network latency	4ways3cycles8MBytes8ways34cycles8GBytes500cycles14cycles		

5. 評価

本章では,提案手法の速度性能をシミュレーションにより評価し,得られた評価結果から考察を行う.

5.1 評価環境

これまで述べた拡張を HTM の一実装である LogTM[10] に実装し、シミュレーションによる評価を行った、評価に はトランザクショナルメモリの研究で広く用いられてい る Simics[11] 3.0.31 と GEMS[12] 2.1.1 の組合せを用いた. Simics は機能シミュレーションを行うフルシステムシミュ レータであり, また GEMS はメモリシステムの詳細なタイ ミングシミュレーションを担う. プロセッサ構成は 32 コ アの SPARC V9 とし, OS は Solaris 10 とした.表1に詳 細なシミュレーション環境を示す.評価対象のプログラム としては GEMS 付属 microbench, SPLASH-2, [13] およ び STAMP[14] から計 10 個を使用した. なお, 32 コアの 内の1コアは OS 用に割り当てる必要があるため、各ベン チマークプログラムは 31 スレッドで実行した. なお,本来 STAMP は2の冪乗数のスレッド数でしか動作しないベン チマークであるが, Gramoli ら [15] による, 任意のスレッ ド数での実行を可能にする改変を施している.

5.2 評価結果

評価結果を図7および表2に示す.図7中の凡例はサ イクル数の内訳を示しており,Non_trans はトランザク ション外,Good_trans は結果的にコミットされたトラン ザクション内,Bad_trans は結果的にアボートされたトラ ンザクション内,Aborting はアボート処理,Backoff は バックオフ処理,Stall はストール,Barrier はバリア同期, MagicWaiting は提案手法で追加した待機処理に要したサ イクル数をそれぞれ示している.図中では、各ベンチマー クプログラムの評価結果が5本のグラフで表されている. 表2 各ベンチマークにおける削減サイクル数

		GEMS	SPLASH-2	STAMP	All
(R_1)	平均	29.2%	19.1%	4.9%	22.6%
	最大	66.9%	39.9%	9.3%	66.9%
(R_2)	平均	29.3%	19.9%	5.2%	23.0%
	最大	66.9%	41.5%	9.9%	66.9%
(R_4)	平均	29.5%	19.9%	5.0%	23.1%
	最大	66.9%	41.1%	9.3%	66.9%
(R_{∞})	平均	29.8%	22.4%	4.7%	24.0%
	最大	66.9%	40.9%	8.8%	66.9%

これらのグラフは左から順に、それぞれ

(B) 既存の LogTM (ベースライン)

 (R_1) RaR addr. のアドレス登録数を1とした提案モデル

 (R_2) RaR addr.のアドレス登録数を2とした提案モデル

 (R_4) RaR addr. のアドレス登録数を4とした提案モデル

 (R_{∞}) アドレス登録数を限定しない参考モデル

の実行サイクル数の平均を表しており,既存の LogTM (B)の実行サイクル数を1として正規化している.ここ で(R_1)~(R_∞)のアドレス登録数は,RaR addr.に登 録可能な Read → Writeの順序でアクセスされるアドレス の数を示している.また,フルシステムシミュレータ上で マルチスレッドを用いた動作のシミュレーションを行うに は,性能のばらつきを考慮する必要がある[16].したがっ て,各評価対象につき試行を10回繰り返し,得られた結 果から95%の信頼区間を求めた.信頼区間はグラフ中にエ ラーバーで示す.なお,RaR addr.の参照・登録時に発生 するオーバヘッドは非常に小さいため,ここには計上して いない.詳細については5.4節で考察する.

評価の結果,多くのプログラムにおいて,ある共有変数 に対し Write アクセスに先立って Read アクセスが行われ るトランザクション処理が含まれており, Futile Stall を発 生させる特徴を持っていることが確認できた. この Futile Stall を提案手法により解決することで, Btree を除く全て のプログラムで(B)以上の性能が得られた.また,全体 的に見られる傾向として、多くのプログラムで RaR addr. に登録するアドレスの数を多くした場合に、既存モデルに 対する性能向上幅が大きくなっていることが分かる.しか し、アドレスの登録数を増やすことで得られる性能向上は 目立ったものではなく,提案モデル(R₁)においても十分 な性能向上が得られている.登録アドレス数を増加させる とハードウェアコストが増大することを考慮すると、(R₁) が総合的に優れていると考えられる. この (R₁) において 各ベンチマークプログラムを実行した場合,既存モデルに 対して平均で 22.6%, 最大で 66.9%の性能向上を得ること ができた.次節では、各ベンチマーク別に検証を行う.

5.3 考察

GEMS microbench

まず GEMS microbench では,各提案モデルにおいて Deque, Prioqueue で実行サイクル数が減少しており,特に Backoff サイクル数の大幅な減少率が目立つ.これらのプ



図7 各プログラムにおけるサイクル数比

ログラムでは、ごく一部のアドレスのみが Read → Write の順序で頻繁にアクセスされたため、(R_1)のようにアド レスの登録数が少なくても Futile Stall やそれに起因する アボートを十分抑制することができており、このことが Backoff サイクル数の大幅な削減につながった。

しかし、Btree を実行した場合にはどの提案モデルにお いても性能がわずかに低下した. この Btree には. 2 種類 のトランザクション(仮に Tx.I, Tx.J とする)が存在し、 Tx.Iには Read → Write の順序でアクセスされるアドレス が含まれるが、Tx.Jにはそのアドレスに対する Write アク セスは含まれておらず. Read アクセスのみが含まれてい る. そのため. 複数の Tx.Iもしくは Tx.Iと Tx.Jが並列 に実行される場合は本提案手法が効果的である.しかし, 複数の Tx.J のみが並列に実行される場合には Write アク セスが行われないため, Read アクセスを待機させること は適切ではない、これが原因で、提案モデルの性能がわず かに低下してしまったと考えられる. このような性能低下 を防ぐために、並列実行すべきトランザクションの組み合 わせを適切に判定することが考えられる、しかしこれを実 現するためには、トランザクションの組合せ毎にアドレス の記憶領域を用意する必要があり、コストが膨大となるた め、この性能低下に対処する必要性は低いと考えられる.

SPLASH-2

SPLASH-2 ベンチマークでは、各提案モデルにおいて Barnes, Cholesky, Raytrace の実行サイクル数が減少し た.中でも Raytrace については Backoff サイクル数が大 幅に減少している。このプログラム中にはあるアドレスに Read → Write の順序でアクセスする非常に短いトランザ クションが3つ含まれており、既存モデルではこれらのト ランザクションが原因でFutile Stall が頻発していた.し たがって、これらのトランザクションを実行するスレッド に対して本手法を適用することでFutile Stall とそれに起 因するアボートが抑制されたため、Backoff サイクルの大 幅な削減につながった.また、Cholesky では Barrier サイ クル数が減少した.これは、本手法によりFutile Stall を 抑制することで、各スレッドで発生するアボートの回数が 減少し、実行を早く終えたスレッドが同期を行うために他 のスレッドを待つ期間が短くなったためだと考えられる.

一方 Radiosity には, Read → Write の順序でアクセス されるアドレスが複数含まれており, これらのアドレスに 対してアクセスが分散するため,各提案モデルにおいて, RaR addr.へのアドレス登録と登録されたアドレスの破棄 が頻繁に行われていた.これにより,登録されたアドレス が早い段階で破棄されてしまう可能性が高くなり,正確に RaR を検出できなかった場合が多くあったと考えられる. したがって, Radiosity のようなプログラムに対する対処 方法として, RaR addr.へのアドレス登録と破棄のアルゴ リズムを改良することなどが挙げられる.

STAMP

STAMP ベンチマークでは、本手法によって Kmeans の 実行サイクル数が減少した. このプログラム中には Read → Write の順序でアクセスされるアドレスが存在するが、 Kmeans は他のベンチマークと比較して規模が小さいプロ グラムであり、本手法を適用して Futile Stall を抑制する ことによる性能向上の余地が少なかったと考えられる.

IPSJ SIG Technical Report

表 3 (*R*₁) における RaR addr. への参照・登録回数

GEMS	(R_1)	SPLASH-2	(R_1)	STAMP	(R_1)
Btree	876,235	Barnes	86,413	Kmeans	$148,\!084$
Contention	562,844	Cholesky	296,708	Vacation	$684,\!826$
Deque	$7,\!152$	Radiosity	$115,\!865$	-	-
Prioqueue	72,095	Raytrace	$1,\!257,\!086$	-	-

5.4 RaR addr. の参照コスト

4.2 節で述べた RaR addr. は RAM で構成されるハード ウェアであるため、この RaR addr. への参照・登録の際 にはオーバヘッドが発生する. そこで、そのオーバヘッド が性能にどの程度影響するのかについて検討する.まず, RaR addr. への参照・登録回数をC, 1回の参照と登録で 発生するオーバヘッドをTとすると、その総参照オーバ \land ッドは $C \times T$ という式で表すことができる.ここで, (R_1) における RaR addr. への参照・登録回数を調査した 結果を表 3 に示す. 4.2.3 項で示したとおり, RaR addr. は登録アドレス数が1の場合,256bytesという非常に小さ い RAM で構成できる. このことから, 各スレッドはこの RaR addr. のエントリに対して L1 キャッシュよりも高速 にアクセスすることが可能であるため, RaR addr. のエン トリには L1 キャッシュと同程度のオーバヘッド以下でア クセスできると考えられる. そこで本論文におけるシミュ レータ構成から T = 3 cycles とし、最も参照・登録回数の 多い Raytrace について、その総参照オーバヘッドを算出 すると、1,257,086×3 = 約 380 万 cycles となる. 一方, Ravtrace の総実行サイクル数は約8.7億 cvcles であるた め、このオーバヘッドが全体のサイクル数に占める割合は 約 0.4%となり、性能に与える影響はごく僅かなものに抑 えることができる.

6. おわりに

本稿では, Read → Write の順序でアクセスされるアド レスを検出し、当該アドレスへの RaR アクセスに関わる トランザクションを逐次実行する手法を提案した. これに より、既存の HTM の性能を低下させる競合パターンであ る Futile Stall やこれに起因するアボートを抑制した。ま た、提案手法を実現するために追加したハードウェアのコ ストはいずれも少ないことが分かった.提案手法の有効性 を確認するために GEMS microbench, SPLASH-2 および STAMP ベンチマークプログラムを用いて評価した結果, 既存の HTM と比較して最大 66.9%, 平均 22.6%の実行サ イクル数が削減されることを確認した. しかし提案モデル では、トランザクションを並列実行すべき状況でも. それ らを逐次的に実行してしまう場合があった.したがって、 今後逐次実行すべきトランザクションをより適切に選択す る必要がある.また、提案モデルでは実行順序制御時に遊 休状態となるスレッドが存在するため、そのようなスレッ ドに対して別の処理をさせることで並列性の向上を図る方 法について検討することも今後の課題である.

参考文献

- Herlihy, M. et al.: Transactional Memory: Architectural Support for Lock-Free Data Structures, Proc. 20th Int'l Symp. on Computer Architecture (ISCA'93), pp. 289– 300 (1993).
- [2] J.Moravan, M. et al.: Supporting Nested Transactional Memory in LogTM, Proc. 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp. 1–12 (2006).
- [3] Moss, E. and Hosking., T.: Nested Transactional Memory: Model and Preliminary Architecture Sketches., In OOPSLA Workshop on Synchronization and Concurrency in Object-Oriented Langauges, pp. 186–201 (2005).
- [4] M, L., G, M. and A, G.: A Dynamically Adaptable Hardware Transactional Memory, *Microarchitecture(MICRO)*, 2010 43rd Annual IEEE/ACM, pp. 27– 38 (2010).
- [5] Shriraman, A., Dwarkadas, S. and Scott., M. L.: Flexible Decoupled Transactional Memory Support, ISCA '08 Proceedings of the 35rd annual international symposium on Computer Architecture, pp. 139–150 (2008).
- [6] Yoo, R. M. and Lee, H.-H. S.: Adaptive Transaction Scheduling for Transactional Memory Systems, Proc. 20th Annual Symp. on Parallelism in Algorithms and Architectures (SPAA'08), pp. 169–178 (2008).
- [7] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th International Conference on High-Performance Computer Architecture (HPCA-17 2011), pp. 75–86 (2011).
- [8] Akpinar, E., Tomić, S., Cristal, A., Unsal, O. and Valero, M.: A Comprehensive Study of Conflict Resolution Policies in Hardware Transactional Memory, Proc. 6th ACM SIGPLAN Workshop on Transactional Computing (TRANSACT'11) (2011).
- [9] Gaona, E., Titos, R., Acacio, M. E. and Fernández, J.: Dynamic Serialization Improving Energy Consumption in Eager-Eager Hardware Transactional Memory Systems, Proc. Parallel, Distributed and Network-Based Processing 2012 20th Euromicro International Conference (PDP'12), pp. 221–228 (2012).
- [10] Moore, K. E. et al.: LogTM: Log-based Transactional Memory, Proc. 12th Int'l Symp. on High-Performance Computer Architecture, pp. 254–265 (2006).
- [11] Magnusson, P. S. et al.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [12] Martin, M. M. K. et al.: Multifacet's General Executiondriven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [13] Woo, S. C. et al.: The SPLASH-2 Programs: Characterization and Methodological Considerations, Proc. 22nd Int'l. Symp. on Computer Architecture (ISCA'95), pp. 24–36 (1995).
- [14] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- [15] Gramoli.V et al.: Transactions, http://lpdserver.epfl.ch/ transactions/wiki/doku.php?id=stamp (2011).
- [16] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, *Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03)*, pp. 7–18 (2003).