WEKO3
アイテム
Low-Power Switched Current Memory Cell with CMOS-Type Configuration
https://nitech.repo.nii.ac.jp/records/5367
https://nitech.repo.nii.ac.jp/records/5367507786ca-c6ce-4d02-95b5-55951f8971ec
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright(c)2008 IEICE http://search.ieice.org/index.html
|
Item type | 学術雑誌論文 / Journal Article(1) | |||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2012-11-06 | |||||||||||||
タイトル | ||||||||||||||
タイトル | Low-Power Switched Current Memory Cell with CMOS-Type Configuration | |||||||||||||
言語 | en | |||||||||||||
言語 | ||||||||||||||
言語 | eng | |||||||||||||
資源タイプ | ||||||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
資源タイプ | journal article | |||||||||||||
著者 |
Kato, Masashi
× Kato, Masashi
× Terada, Nobuyuki
× Ohata, Hirofumi
× Arai, Eisuke
|
|||||||||||||
著者別名 | ||||||||||||||
姓名 | 加藤, 正史 | |||||||||||||
書誌情報 |
en : IEICE transactions on information and systems 巻 E91-C, 号 1, p. 120-121, 発行日 2008-01-01 |
|||||||||||||
出版者 | ||||||||||||||
出版者 | Institute of Electronics, Information and Communication Engineers | |||||||||||||
言語 | en | |||||||||||||
ISSN | ||||||||||||||
収録物識別子タイプ | ISSN | |||||||||||||
収録物識別子 | 0916-8524 | |||||||||||||
item_10001_source_id_32 | ||||||||||||||
収録物識別子タイプ | NCID | |||||||||||||
収録物識別子 | AA10826283 | |||||||||||||
出版タイプ | ||||||||||||||
出版タイプ | VoR | |||||||||||||
出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||||||
内容記述 | ||||||||||||||
内容記述タイプ | Other | |||||||||||||
内容記述 | This letter presents a low-power switched current (SI) memory cell with CMOS-type configuration. By combining nMOS and pMOS in the SI memory cell and using a polarity discrimination circuit, we design a CMOS-type SI memory cell which eliminates the quiescent current in the SI memory cell. The simulation result shows that the CMOS-type SI memory cell consumes less power than the conventional class-AB memory cell. | |||||||||||||
言語 | en |